

VITAL Option 의 사용에 대해서

송홍식 (HiTEL ID : rohmqc) 웹김

(출처 : <http://www.cqpub.co.jp>)

VITAL(VHDL Initiative Towards ASIC Libraries) 는 딜레이.시뮬레이션(배치배선후의 타이밍.백아노테이션)에 표준이 되어 있지 않은 VHDL과 Verilog의 세계에서 표준화되어 있는 수법을 IEEE의 규격(1076.4)으로써 도입한 것이다. 최근의 ASIC/FPGA는 거의 이 규격에 대응하거나 앞으로 서포트할 것을 표명하고 있다.

Ver4.x에는 몇 가지의 FPGA 설계에 대해서 예를 PeakVHDL의 인스톨 디렉토리에 준비되어 있다. 아래의 수순으로 Xilinx 사의 LCA에 대해서 시험하여 보십시오.

Actel사, QuickLogic사의 FPGA에 대한 예도 같다.

- 0) P&R 후에 Xilinx 사의 툴에서 출력된 VITAL에서의 게이트레벨의 모델을 컴파일전에 약간의 준비가 필요하다. Xilinx의 VITAL 라이브러리를 컴파일하여 Xilinx의 LCA의 설계에서 공통으로 참조될수 있도록 라이브러리화 한다. 이 작업은 Xilinx 사의 라이브러리가 바뀌었어도 PeakVHDL의 오브젝트 형식이 바뀌었을 때에 한번만 필요하다. 또한 LCA를 사용하여 설계때마다 한번 그의 PeakVHDL의 프로젝트에 컴파일된 Xilinx의 라이브러리 폴더를 등록할 필요가 있다.
 - 1) \acc-edalexamples\vital\xilinx에 LCA를 서포트하는 VITAL 라이브러리 simprim_VITAL.VHD, simprim_Vcomponent.vhd, simprim_Vpackage.vhd의 3 가지의 VHDL 소스파일이 있다. 이것을 \acc-edalLIB4\xilinx에 Copy 한다. 폴더 xilinx는 작성하여 주십시오.
 - 2) PeakVHDL ver4.x를 기동시켜 라이브러리의 컴파일용으로 신규 프로젝트를 XVLIB(임의의 이름으로)로 \acc-edalLIB4\xilinx에 등록한다.
 - 3) 프로젝트 XVLIB에 simprim_VITAL.vhd, simprim_Vcomponent.vhd, simprim_Vpackage.vhd를 첨가한다.
 - 4) 컴파일옵션의 설정 다이얼로그(Menu Option->Compile)을 열어 Compile order의 라디오보턴을 “Selected file only”로 설정한다. “Compile into library”的 다이얼로그에 simprim으로 입력하여 Xilinx 사의 툴에서 출력된 VITAL 모델의 VHDL 파일이 참조될수 있는 파일로 한다.
 - 5) simprim_VITAL.vhd를 선택하여 컴파일보턴을 눌러 PeakVHDL의 오브젝트파일을 라이브러리 simprim에 등록한다. Simprim_Vcomponent.vhd, simprim_Vpackage.vhd에 대해서도 같다.
 - 6) 이로써 Xilinx 사의 툴에서 출력된 VITAL 모델의 시뮬레이션이 가능하게 된다.
- \acc-edalexamples\vital\xilinx에 있는 예를 시뮬레이션 하여 봅시다.
- 7) \acc-edalexamples\vital\xilinx에 신규로 프로젝트 xvital.acc를 등록한다. 2개의 VHDL 파일을 프로젝트에 첨가한다. VITAL 모델의 testand.vhd와 테스트벤치의 test_testand.vhd 2개이다. SDF 파일 testand.sdf도 이 폴더에 같이 있다.
- 8) 다음으로 옵션의 설정을 한다.
 - Option -> link로 링크.옵션의 다이얼로그를 연다.
SDF(standard delay format)file의 다이얼로그에 testand.sdf로 입력한다.
SDF Instance Path의 다이얼록에 DUT로 입력한다. 이는 테스트벤치 파일중에서 VITAL 모델이 DUT라는 이름으로 인스턴스화시키기 위한것이다.
 - Option -> System으로 시스템설정의 다이얼로그를 연다.
앞의 5)에서 등록한 라이브러리 simprim의 폴더를 System Library path로 한다.

(예) c:\acc-edalib4\;c:\acc-edalib4\Xilinx

- SDF Timing 의 라디오보턴을 Avg 로 설정한다. 다음으로 Min, Max 를 시험해 보십시오.
딜레이가 감소하거나 증가하는 것을...
 - 다른 옵션은 적절히 판단하여 설정하십시오.
- 9) 이후는 지금까지 (VITAL 이 아닌)의 시뮬레이션과 같다.

- Actel ACT3 의 예를 , act3c.vhd, act3e.vhd, act3v.vhd 를 act3 로 라이브러리화 하여 실행해 보십시오.
QuickLogic 의 예를 , Qlvtl95.vhd 를 qlprims 로 라이브러리화하여 실행해 보십시오.
- VITAL 서포트되는 타시의 디바이스의 서포트도 VITAL 라이브러리를 입수하여 같은 순서로
하면 가능하게 된다.

